JA 0094674 APR 1989

£904

(54) HETEROJUNCTION FIELD-EFFECT TRANSISTOR

(11) 1-94674 (A)

(43) 13.4.1989 (19) JP


(21) Appl. No. 62-252155 (22) 6.10,1987

(71) SANYO ELECTRIC CO LTD (72) KIMIHIKO NAGAMI(1)

√51) Int. Cl⁴. H01L29/80,H01L29/205

4 PURPOSE: To prevent Cr diffusions or crystalline defects from occurring by providing a buffer layer whose conductive type is different from a undoped semiconductor channel between the semi-insulating crystalline substrate and a nondoped semiconductor channel layer.

CONSTITUTION: A heterojunction field-effect transistor comprises a semiinsulating crystalline layer 1; an undoped semiconductor channel layer 3 formed on such semi-insulating crystalline substrate 1; an electron supplying layer 5 formed on such undoped semiconductor channel layer 3; and a control electrode 7 formed on such electron supplying layer 5. Such heterojunction field-effect transistor further comprises a buffer layer 2 whose conductive type is different from the nondoped semiconductor channel layer 3 between the semiinsulating crystalline substrate 1 and the nondoped semiconductor channel layer 3. For example, a P-type GaAs layer 2, a undoped GaAs layer 3, an undoped Al₃Ga₁₋₃As layer 4 are formed on a semi-insulating GaAs substrate 1, Further, ther growing an Si-doped Al_xGa_{1-x}As layer 5, a source electrode 6a, a drain electrode 6b, and a gate electrode 7 are formed.



⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平1-94674

(i)Int Ci 4

識別記号

庁内整理番号

磁公開 平成1年(1989)4月13日

発明の数 1 (全4頁)

29/80 29/205 H 01 L

H-8122-5F 8526-5F

🛛発明の名称

砂出

ヘテロ接合電界効果トランジスタ

20特 願 昭62-252155

23出 願 昭62(1987)10月6日

72発 明者 永 見 公 彦 史

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

審査請求 未請求

本 勿発 明 者 松

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内 夫

顖 三洋電機株式会社 大阪府守口市京阪本通2丁目18番地

弁理士 西野 30代 理 人 卓嗣 外1名

- 1. 発明の名称 ヘテロ 接合 賃 界効 巣 トランジスタ 2 特許請求の範囲
- 1. 半絶録性結晶基板と、この半絶録性結晶基 板上に設けられたノンドープ半導体チャネル層と、 このノンドーア半導体チャネル暦上に設けられた 電子供給層と、この電子供給層上に設けられた制 御電極と、を備えて成るヘテロ接合電界効果トラ ンジスタにおいて、

前記半絶線性結晶基板と前記ノンドーで半導体 チャネル層の間に該ノンドープ半導体チャネル層 と導電型の異なる緩衝層が設けられていることを 特徴とするヘテロ接合電界効果トランジスβα

3. 発明の詳細な説明

い 産業上の利用分野

本発明はヘテロ接合界面の2次元電子ガスを利 用したヘテロ接合電界効果トランジスタに関するo

(四) 従来の技術

半導体結晶基板上に、基板結晶より禁止帯幅の 大きい半導体の結晶を積層したヘテロ接合電界効

果トランジスタ(以下字、ヘテロ接合FETとい う) は、 ある条件下でヘテロ接合界面に 2 次元電 子ガスを形成することが知られている。超高速半 導体装置として最近注目を集めている高電子移動 トランジスタ(HEMT)も前記へテロ接合界面 の 2 次元電子ガスを利用した装置である(例えば、 Journal of Crystal Growth 56(19 82)455-463, North Holland Publis hing Company参照)。

第3図はAlGaAs - GaAs ヘテロ接合を用い た従来のHEMTの模式的断面構造図であり、同 図により以下にその製造方法を説明する。

まず、半絶像性GaAS基板QD上に分子線エピ タキシ(MBE)技術または有機金属エピタキシ (QMVPE)技術により、ノンドープG a A S Mi(2を1 □□の厚さまで成長させ、さらに抜ノン ドープG a As 磨 lb 上にノンドープAl×Gai - x A S 層(3)を 6 0 A の厚さまで成長させ、次に 放ノンドープAlxGa1-xAS 脚Q3上にS1 ドープAlxGa:-xAs園(Si 歳度:1×

10 18 cm - 5) 00を1000 Aの厚さまで成長させる。 CCで、XIAl X Gai - X A S 中の Al A S の組成を示す数値であり、貼 0.3 である。その後、Cのようにして形成されたヘテロエピタキン+ル基板上に A U・Ge・Ni等からなるオーミック金属を蒸溜し、リフトオフ法によりソース電極形成部かよびドレイン電極形成部に数金属を致し、合金化を行ってオーミック領域をSiドーブ Alx Gai - X A S 2000、ノンドープ Ga A S 2000のに 頁通させてソース電極(15a)、ドレイン電板(15b)を形成する。

最後にS1ドーナA1×Ga:-×AS層UMにショットキバリアを形成する金属(A1)または金 (T1-Pt-Au等)をソース電極(15a) ニドレイン電極(15D)との間にリフトオフ法に ・り選択的に被踏させ、ゲート電極UBを形成する。 上述した如き製造方法により作成されたHEM においては、ノンドーナA1×Ga:-×As

事帯エネルギ豊 (1 8 0 3 2 8 V である。 該ヘテロ 接合界面では A 1 x G a 1 - x A s 層(3)と G a A s 層(2)とがいずれもノンドープであり、しかも S 1 ドープ A 1 x G a 1 - x A s 層(4)のイオン化した 不純物と分離されるため、イオン化不純物が信めて少ない。従って、ソース電極(15a)とドレイン電極(15b)との間に電圧を印加すると電子はイオンによる散乱が少ないため高速で動作する。なお、誘起される 2 次元電子ガス濃度 N s は約5 x 10 " cm-2 である。

・ゲート電極IBの電界効果により2次元電子ガス チャネルITで通過する電子を制御することにより、 第2図に示す装成はHEMTとしてトランジスタ 動作を行なう。つまり、ゲート電極IBにかけるゲート・ソース電極間電圧Vosにより2次元電子 ガスの講展を制御できる。2次元電子ガス濃度 I Sとゲート・ソース電極間電圧Vosには以下の 関係がある。

面の該 12 例に 2 次元電子ガスチャネルUTが形成される。 Siドープ Alx Ga! - x As IQUがゲート 理 核 GB のショットキバリア あるい は 装面 体位に より 空乏化し、 正にイオン化した不 純物 はノンドープ Alx Ga! - x As Bl Q3とノンドープ Ga As Bl Q2 とのヘテロ接合界面に負電荷を持つ電子を誘起することにより、 該 2 次元電子ガスチャネル QTが 形成される。

ただし、 $\mathbf{n}_{so}: \mathbf{V}_{0:s} = \mathbf{0}$ のときの 2 次元電子ガス識版

CA : SiドープAlxGai-x Aa 圏の静道容量

q :電子の電荷

17 発明が解決しようとする問題点

上述した如き従来のHBMTにおいて、ノンドープGaAS腐のが買いと、半絶縁性GaAS茲板のからのCT拡散、あるいは該基板のの結晶欠陥等により移動度の低下をもたらす。

逆に、Crの拡散あるいは結晶の欠陥等の影響を避けるために、ノンドーでGaAS層の無を厚くすると、中性領域(第4図の領域B)のキャリア 伝導により、ヘテロ接合電界効果トランジスタがピンチオフしたくなってしまうという問題がある。

本発明は上述の問題点に鍛み為されたもので、中性領域を生じさせることなく、Crの拡散あるいは結晶の欠陥等の影響を避けることのできるへ
テロ接合な電界効果トランジスタを提供しよりと

するものである。

臼 問題点を解決するための手段

本発明は半絶録性結晶基板と、この半絶録性結晶基板上に設けられたノンドープ半導体チャネル 圏と、このノンドープ半導体チャネル圏上に設けられた電子供給圏と、この電子供給圏上に設けられた制御電極と、を備えて成るヘテロ接合電界効果トランジスタにおいて、即記半絶録性結晶基板と前記ノンドープ半導体チャネル圏の間に該ケンドープ半導体チャネル圏と導電型の異なる緩衝圏が設けられていることを特徴とするヘテロ接合電・界効果トランジスタである。

树作 用

ノンドープ半導体チャネル層と導電型の異なる 観衝層が設けられるので、この緩衝層とノンドー プ半導体チャネル層の間にドーN接合が形成され るとともに、該緩衝層が半絶録性結晶蒸板のCr の拡散あるいは結晶欠陥の影響等を妨ぐ。

(2) 安施例

第1図は本発明に係るヘテロ接合を用いたHE

その後、このようにして形成されたヘテロエピタキシャル遊板上にAu・GB・Ni等からなるオーミック金属を蒸着し、リフトオフ法によりソース電極形成部かよびドレイン電極形成部に該金属を残し、合金化処理を行なってオーミック領域をSiドープA1xGai-xAs腐(5)内に貫通させてソース電極(6a)、ドレイン電極(6p)を形成する。

次にSiドーアAlxGa1-XAS層(5)上にショットキバリアを形成する金属(Al)または金属(Ti-Pt-Au)等をソース電極(6a)とソース電極(6 b)の間にリフトオフ法により選択的に被券させ、ゲート電極(制御電極)(7)を形成する。

斯上の装御では、ノンドーナG a A S 層にいとP型 G a A S 層にとの間にP - N 接合が形成され、ノンドーナ G a A S 層にに中性領域は生じない。

第 2 図は本発明に係るHEMTのケート電極ー S i ドープA1xGa1~xAS焙ーノンドープ ド-7° A l x G a 1~xAS焙ー/ンスG a ASM- P型

Commence of the second

M Tの模式的新面構造図であり、同図により以下 にその製造方法を説明する。

まず、半絶緑性GaAS基板(半絶緑性結晶基板)(1)上に分子線エピタキシ(MBE)技術により、P型GaAS層(級断層)(2)を3』皿の厚さまで成長させる。続いて、該P型GaAS層(2)上にノンドーブGaAS層(ノンドーブ半導体チャネル層)(3)を1』皿の厚さまで成長させ、さらに該ノンドーブGaAS層(3)上にノンドーブA1XGa1-XAS層(4)を60Aの厚さまで成長させる。このノンドーブA1XGa1-XAS層(4)とクンドーブGaAS層(3)とのヘテロ接合界面の該層(3)側に2次元電子チャネル(8)が形成される。

続いて、ノンドーアAlxGai-×As 版(4) 上にMBE技術により、SiドーアAlxGai-×As 版(2) では As 版(電子供給版) (5)を0.1 4 mの厚さまで成長させる。ここで、Si 森田に2×10¹⁸ Cm⁻³であり、×はAlxGai-×As 版の中の Al As の組成を示す数値であり、略 0.3 である。

而して、ヘテロ接合界面に生じた2次元電子ガスのみが電流となり、ピンチオフが可能となる。

また、半絶縁性GaAS基板(I)のCrの拡散あるいは結晶欠陥等の影響もP型GaAS層(2)で防ぐととができる。

上述の実施例では各層の成長にはMBE法を用いたが、急酸なヘテロ接合界面を形成できる方法、例えば有機金属エピタキシ(QMVPE)技術等

を用いることができる。

さらに、スペーサ間として介在させたノンドー
ア A l x G a i - x A s 間はを省くこともできる。
また、本発明は I n G a A s 一 I n A l A s へ
テ ロ 接合、 I n P ー I n G a A s 接合等に適用できることは明らかであるし、2 次元電子ガスのみ
な らず 2 次元ホールガスを用いたヘテロ接合電界
効果トランジスタに適用できることも明らかである。

(1) 発明の効果

本発明は以上の説明から明らかな如く、半絶録性結晶基板とノンドープ半導体チャネル層の間に該ノンドープ半導体チャネル層と導電型の異なる緩衝層が設けられているので、ノンドープ半導体チャネル層と緩衝層の間にP-N接合が形成され中性領域が生じることはない。従って、ヘテロ接合界面に生じた2次元電子ガスのみが電流となり、ピンチオフが可能となる。

また、半絶線性結晶基板のCェの拡散あるいは も晶久陥等の影響も級面層で防ぐことができ、移 動度が低下することはない。


4. 図面の簡単な説明

第1図に本発明に係るヘテロ接合FETの模式 的断面図、第2図に本発明に係るヘテロ接合FE Tの伝導帯エネルギ図、第3図に従来のヘテロ接 合FETの模式的断面図、第4図に従来のヘテロ 接合FETの伝導帯エネルギ図である。


(1) … 半絶緑性 G a A S 悪板 (半絶緑性結晶 板) 、 12) … P 型 G a A S 層 (段 面 層) 、 13) … ノンドーア G a A S 層 (ノンドーア 半導体 チャネル層) 、 14) … ノンドーア A 1 x G a 1 - x A S 層 (15) … S 1 ドーア A 1 x G a 1 - x A S 層 (電子供給 層) 、 (6 a) … ソース電 極 、 (6 b) … ドレイン電 個 、 (7) … ゲート 電 極 、 (18) … 2 次元電子 ガスチャネル っ

出顧人 三洋電機株式会社 代理人 弁理士 西 野 卓 峋 (外1名)


第1図



第3図



第2図



第4図

